Tras presentar los elementos básicos que componen una descripción en VHDL, en este capítulo se exponen las sentencias más importantes del lenguaje, las cuales se clasifican atendiendo a su carácter: concurrente o secuencial.
5.1 SENTENCIAS CONCURRENTES
Las sentencias concurrentes son aquéllas que se ejecutan simultáneamente en la simulación, es decir, no existe una prioridad entre unas u otras. Se utilizan para el modelado del hardware porque describen adecuadamente su comportamiento. Deben de formar parte siempre del cuerpo de arquitecturas o de bloques. Son las siguientes:
procesos
asignaciones concurrentes a señal
llamadas concurrentes a procedimientos
bloques
instanciaciones de componentes
sentencias assert-report
sentencias generate
En el capítulo anterior ya se dedicaron sendos apartados a la instanciación de componentes y a assert-report. Por otra parte, los procedimientos y las sentencias generate dispondrán asimismo de respectivos apartados en el capítulo 6.
Por tanto este capítulo se limita a los procesos, bloques y asignaciones a señales, en lo que respecta a las sentencias concurrentes.